

nvSRAM 中的软错误

作者: Shivendra Singh

相关项目: 无

相关器件系列: nvSRAM 系列

软件版本: 无

相关应用手册: 无

AN15979 描述了导致存储器内软错误的原因，以及如何运行 nvSRAM 架构、特性和包装技术，以减少这些软错误。

简介

高级 CMOS 器件的软错误率 (SER) 比其他所有结合起来的可靠性机制还要高。因此，对于高速存储器架构，降低软错误带来的影响非常重要。凭着独特的架构以及特殊性能（如软件存储、软件回调），赛普拉斯 nvSRAM 能够在运行中纠正软错误。此性能与赛普拉斯频繁的 SER 测试方法结合使用时，可使 nvSRAM 成为防止软错误最可靠的存储器件的一种。

软错误和其原因

辐射导致的软错误是指因高能核粒子与芯片交互作用而使微电子电路中的状态发生随机的非经常性改变或瞬间变化的现象。非物理缺陷的失效电路可以通过一个简单的复位/重新写入操作来恢复器件的正常操作，而硬失效可导致器件的永久性损坏。软错误率确定了辐射导致器件故障的机率。

软错误的原因包括：

α 粒子 — 它们是由于各元素（如 Th-232、U-238、Po-210，等等）放射性衰变而产生的。它们也存在于封装材料中，如模制化合物、管脚等等。在芯片中，α 粒子撞击汇集成一个密集的电子轨道（e-h 对），并具有一定的能量范围（一般为 2 MeV 到 9 MeV）。

来自宇宙射线的高能中子 — 这些撞击地球大气层的宇宙射线来自太阳（能量高达 1 GeV）或单向射线的磁性粒子（能量 > 10⁸ GeV）。这些粒子的通量取决于海拔高度和地理位置。这些高能的中子在半导体基板中爆发出能量，它们是导致软错误的最主要来源。

热中子 — 热中子对 BPSG 中的硼同位素 10B 发生反应，并产生两个可导致软错误的高能量粒子，即 Li7（0.84 MeV）和 He4（1.47 MeV）。

nvSRAM 中的故障机制

nvSRAM 和 SRAM 几乎相同，每个 SRAM 单元中都有嵌入式非易失性元素，使 nvSRAM 成为一个非易失性存储器。在正常的操作中，只有 nvSRAM 的 SRAM 部分被执行读/写操作。因此，在软错误中所解释的辐射及其原因会导致在 nvSRAM 单元中 SRAM 部分发生软错误。nvSRAM 的非易失性部分不受软错误的影响。软错误对 nvSRAM 单元中 SRAM 部分的影响如图 1 和图 2 所示。

图 1. nvSRAM 中的 SRAM 部分





图 2. nvSRAM 中的 SRAM 单元



正如参考文档中所述的情况，入射的粒子会在 nvSRAM 中的 SRAM 部分直接生成电子空穴对 (α 粒子) 或间接生成电子空穴对 (导致电荷爆发的高能中子)，并且发生下述情况：耗尽区中的电场会在交叉处收集电荷，从而影响碰撞 MOS (NMOS) 的电流。恢复 MOS (PMOS) 尝试使之平衡，但有限的电流驱动和通道电导会造成漏极中发生电压干扰。如果该瞬变电压脉冲超出了单元电荷阈值，所存储的数据会被翻转。

nvSRAM 故障模式

可在 nvSRAM 中的 SRAM 上发生上述故障机制。由于 nvSRAM 中的软错误，可发生下面故障模式：

单粒子错误 (SEU)

当翻转位与其他可能发生的事件被隔离开，并且与其他翻转位的距离至少为两个存储器单元时，可以确定造成包含翻转的这种辐射。对于 α 粒子，通常有 99% 的错误都是单比特的。对于中子，通常有 84% 的错误都是单比特 (该比例随着技术缩放而递减) 的。

多比特错误 (MBU)

至少有两个翻转位是相邻的，或者它们之间最多有一个失效位时，将会确认导致包含翻转的这种辐射。对于 α 粒子，通常有 1% 的错误是多比特的。对于中子，多达 16% 的错误是多比特 (该比例随着技术缩放而递增) 的。

单事件电路闩锁 (SEL)


这种错误是一个潜在性的破坏条件，它涉及到构成硅控整流器 (SCR) 的寄生电路组件。SCR 一般被关闭，并只用于引导漏电流。然而，如果某些寄生事件将足够的电压 (即电压阈值) 施加在 SCR 上，SCR 便被打开，并会引出电流。维持电流，直到 SCR 完全断电为止，这也是将这种情况称为闩锁的原因。在传统的 SEL 中，如果不限制并及时去除

SCR 器件中的电流，则可能会破坏设备。在所有非灾难性 SEL 条件下，均需要切断到设备电源，以恢复设备进行的操作。一些用于降低标准闩锁错误的选项也适用于 SEL 错误。

nvSRAM 应用中 SEL 的解决方案

通过采用存储器内核下方的三阱架构，可以保护 nvSRAM 不受 SEL 事件引起的不利影响。这种架构为电子创建了一个低电阻的 V_{CC} 采集层，使其无法累积足够的分离电荷来产生闩锁需要的电压，以及接近电压阈值的电压。

图 3. 三阱架构



赛普拉斯测量 SEL 时，已经对自己的 nvSRAM 执行了 α 粒子和中子的测试 (即导致芯片中寄生事件的主要原因)。在 S8 计数节点上所有 nvSRAM 的测试示例成功地介绍了在极端测试条件下的零 SEL 事件。

nvSRAM 中使用的缓解计数

α 粒子

半导体行业已强调在包装时使用低 α 模制的化合物，用以降低同 α 粒子有关的故障。目前适用于 nvSRAM 的通量是从 0.001 到 0.002 alpha/cm²/hr，该值低于模制化合物的检测限制。此外，彻底筛选包装供应商也可确保采用发射低 α 的材料。

热中子

在赛普拉斯半导体处理流程中，与热中子相互作用的 BPSG (硼磷硅玻璃) 层以 0.16 μm 计数节点开始被消除。nvSRAM 不包含任何 BPSG，因此不存在与热中子相关的错误。

解决软错误的系统级解决方案

由于赛普拉斯 nvSRAM 单元集成了 SRAM 和 NV 存储器单元，因此它具有独特性，与普通的 SRAM 单元也不同。nvSRAM 存储器的架构根本不受 MBU 的影响，因为各比特远离由粒子导致的损坏区域。因此，nvSRAM 中只会产生

单比特错误。尚未表明在所有 SER 测试过程中有多比特翻转 (MBU) 被记录到 nvSRAM 内。

nvSRAM 是高性能非易失性存储器，设计它是为了便于与嵌入式控制器相连接，其写和读访问的时间为 20 ns。同其他标准的 SRAM 相同，也可以对赛普拉斯 nvSRAM 存储器进行访问，另外还可轻松将它集成到任何一个标准的处理器内。断电时，仍能够自动快速地将数据从易失性 SRAM 存储器传输到非易失性单元内。这些数据最长可保留 20 年而不需使用电池。

可以通过下面三种方法中的一种来启动 nvSRAM 存储器中的存储操作：

- 断电时自动存储 (AutoStore™)
- 软件存储
- 硬件存储

同样，也可以使用下面的某种方法启动从非易失性单元到 SRAM 单元的回调操作：

- 上电时自动回调 (AutoRecall™)
- 软件回调

可在系统级上有效地采用 nvSRAM 的特殊性能（如软件存储和回调）来处理 SER 的影响。控制器通过发送器件数据手册中指定的软序列，可以启动软件存储和回调操作。例如，在 4 Mb 的 nvSRAM 中，通过连续执行下面六个特定的存储器地址位置中的读操作来启动软件存储和回调操作：

- 读取地址 0x4E38 — 有效读取
- 读取地址 0xB1C7 — 有效读取
- 读取地址 0x83E0 — 有效读取
- 读取地址 0x7C1F — 有效读取
- 读取地址 0x703F — 有效读取
- 读取地址 0x8FC0 — 有效读取；用以启动存储周期或
- 读取地址 0x4C63 — 有效读取；用以启动回调周期。

需要 8 ms 的时间来完成软件存储操作，另外需要 200 μs 的时间来完成软件回调操作。

在所有应用的系统/控制器中，为 nvSRAM 执行下述各方案以避免发生软错误。

每次进行完关键的写操作后都会进行软件存储

可以对控制器执行的 nvSRAM 访问进行编程，以便它每次将重要的数据写入到 nvSRAM 内时能够进行软件存储。这样能够确保数据安全存储在 Quantum Trap 内，在上电时它与 nvSRAM 的 SRAM 部分相隔离。该操作将重要数据的副

本存储在了一个安全的位置。如果上电时数据被损坏，控制器可以通过软件回调来对已保存的数据进行检索。但要注意，向 Quantum Trap 进行的写周期仅限于 100 万次，因此只有进行重要的写操作时才会执行软件存储。

实现软件回调来校正奇偶（以防止 SEU）

可将奇偶位添加到 nvSRAM 内存储的数据中。每次进行写入或读取操作时，控制器都将连接至 nvSRAM，以执行奇偶校验。如果检测到错误，可通过软件回调来恢复正确的数据（请注意，每个重要的写入操作后都会进行软件存储，以便将数据安全地保存到非易失性 NV 单元中，一旦发生因软错误而损坏数据，可回调它）这是一个防止单比特错误的校正方案。

错误检测算法与软件存储

控制器连接到 nvSRAM 已执行了测试算法，然后将错误检测位附加到存储在 nvSRAM 中的字内。如果检测到错误，可以启动软件回调来恢复正确的值（假设在重要的写操作后执行了软件存储）。这是一个防止多比特错误 (MBU) 的校正方案。在赛普拉斯器件中，从非易失性单元到 nvSRAM 中 SRAM 部分的回调次数不受限制，但对非易失性单元的写周期数量仅限于 100 万次。因此，为了避免无需对非易失性单元执行的写入操作，仅在重要的写操作后会启动方案中要求的非易失性写操作。

赛普拉斯 SER 测试方法

赛普拉斯明确 SER 在存储器器件中的重要性，以及它对客户的应用产生的影响。它具有用于在存储器器件中针对 SER 进行寿命测试方法和加速测试方法所需的基础措施。

在寿命测试方法中，将容量大的存储器划分为不同的组，正常测试 SER 无需加速。这是一个费时费钱的方法，可能需要几个月的时间。也可将它用于确认加速测试方法的结果。

加速测试方法包括将芯片暴露于不同类型的辐射（如 α 测试、中子/质子测试、系统 SER 以及热中子测试）中，用以测量 SER 值。可以按要求在赛普拉斯厂家进行加速测试。赛普拉斯已经按美国国防部 (DoD) 的要求以及海军试验进行了加速检测。

总结

在存储器器件中，软错误是不可避免的。nvSRAM 完全使用了它的架构、封装和特殊特性（如软件存储/回调）来解决这些软错误。除了上述保护措施外，赛普拉斯的强度 SER 测试方法以及其领先的 SER 功能可以使 nvSRAM 在客户的应用中成为比其他对手更加可靠的器件。

关于作者

姓名: Shivendra Singh
职务: 首席应用工程师
联系方式: zsk@cypress.com

文档修订记录

文档标题: AN15979 — nvSRAM 中的软错误

文档编号: 001-92138

| 修订版 | ECN | 原始变更 | 提交日期 | 变更说明 |
|-----|---------|------|------------|--|
| ** | 4345915 | WAHY | 05/30/2014 | 本文档版本号为 Rev.**，译自英文版 001-15979 Rev.*D。 |

全球销售和设计支持

赛普拉斯公司拥有一个由办事处、解决方案中心、工厂代表和经销商组成的全球性网络。要找到离您最近的办事处，请访问[赛普拉斯所在地](#)。

产品

| | |
|---------|--|
| 汽车 | cypress.com/go/automotive |
| 时钟与缓冲区 | cypress.com/go/clocks |
| 接口 | cypress.com/go/interface |
| 照明和电源控制 | cypress.com/go/powerpsoc cypress.com/go/plc |
| 存储器 | cypress.com/go/memory |
| 光学导航传感器 | cypress.com/go/ons |
| PSoC | cypress.com/go/psoc |
| 触摸感应 | cypress.com/go/touch |
| USB 控制器 | cypress.com/go/usb |
| 无线/射频 | cypress.com/go/wireless |

PSoC[®]解决方案

psoc.cypress.com/solutions
PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP

赛普拉斯开发者社区

[社区](#) | [论坛](#) | [博客](#) | [视频](#) | [培训](#)

技术支持

cypress.com/go/support

QuantumTrap 是赛普拉斯半导体公司的商标。此处引用的所有其他商标或注册商标归其各自所有者所有。

| | | |
|---|--|---|
|  | 赛普拉斯半导体 198 Champion Court San Jose, CA 95134-1709 | 电话 : 408-943-2600 传真 : 408-943-4730 网站 : www.cypress.com |
|---|--|---|

©赛普拉斯半导体公司，2007 - 2014。此处所包含的信息可能会随时更改，恕不另行通知。除赛普拉斯产品内嵌的电路外，赛普拉斯半导体公司不对任何其他电路的使用承担任何责任。也不根据专利或其他权利以明示或暗示的方式授予任何许可。除非与赛普拉斯签订明确的书面协议，否则赛普拉斯产品不保证能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外，对于合理预计会发生运行异常和故障并对用户造成严重伤害的生命支持系统，赛普拉斯将不批准将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。

该源代码（软件和/或固件）均归赛普拉斯半导体公司（赛普拉斯）所有，并受全球专利法规（美国和美国以外的专利法规）、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许可者授予适用于个人的、非独占性、不可转让的许可，用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品，并且其目的只能是创建自定义软件和/或固件，以支持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定用途外，未经赛普拉斯的明确书面许可，不得对此类源代码进行任何复制、修改、转换、编译或演示。

免责声明：赛普拉斯不针对该材料提供任何类型的明示或暗示保证，包括（但不限于）针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不另行通知的情况下对此处所述材料进行更改的权利。赛普拉斯不在此处所述之任何产品或电路的应用或使用承担任何责任。对于合理预计可能发生运转异常和故障，并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。

产品使用受适用的赛普拉斯软件许可协议限制并完全按照此协议使用。