

在传统系统中使用赛普拉斯 90 nm 异步 SRAM

作者: **Anuj Chakrapani**

相关项目: 无

相关应用笔记: 无

AN6081 介绍了在基于传统 5 V 处理器的应用中使用赛普拉斯新版本 90 nm SRAM 时会遇到的潜在问题。本应用笔记还介绍了移植到新的器件时, 有关输出电压问题的故障排除方法。此外, 它还建议了在此类应用中使用赛普拉斯 SRAM 的方式。

简介

现在系统应用所使用的电压从 5 V 发展到 3 V 和 1.8 V。赛普拉斯异步 SRAM 能够在上述所有电压范围内进行操作。本应用笔记还说明了 90 nm SRAM 器件的输出电压阈值和处理器或控制器的输入电压阈值间不兼容的情况, 这些控制器被连接到传统的 5 V 系统中的 SRAM。建议使用赛普拉斯旧版本 SRAM, 以便符合这些情况的要求。

注意: “处理器”和“控制器”这两个术语将在本文档中交互使用。

逻辑电平和噪声容限


在数字电子中, 逻辑电平是两个可能信号状态中的一个。下面四个参数可以为一个数字逻辑系列定义逻辑电平: V_{IL} 、 V_{IH} 、 V_{OL} 和 V_{OH} 。

- V_{IL} 定义了最大电压, 数字输入会将该值编译为 ‘0’。
- V_{IH} 定义了最小电压, 数字输入会将该值编译为 ‘1’。
- V_{OL} 定义了数字输出 (被设为逻辑 0) 上受保证的最大电压。
- V_{OH} 定义了数字输出 (被设为逻辑 1) 上受保证的最小电压。

噪声容限 (NM) 被定义为驱动器 IC 的有效逻辑输出电平和接收器 IC 的有效逻辑输入电平间的差值。下面是 NM 器件的表达式。

- NM_H (输出高电平) = V_{OH} [驱动器] - V_{IH} [接收器]
- NM_L (输出低电平) = V_{IL} [接收器] - V_{OL} [驱动器]

图 1: 噪声容限



电路的噪声容限与 NM 成正比。容限越高，则意味着其抗噪能力越强。 NM 负数代表不兼容性。

一些常用 I/O 标准的逻辑电平和噪声容限将显示在下表内。

表 1: 常见 I/O 标准的逻辑电压电平与相应的噪声容限

I/O 标准	逻辑高电平 (V)		NM_H	逻辑低电平 (V)		NM_L
	V_{OH}	V_{IH}		V_{OL}	V_{IL}	
TTL 5 V	2.4	2.0	0.4	0.4	0.8	0.4
CMOS 5 V	4.4	3.5	0.9	0.4	0.7	0.3
CMOS 2.5 V	2.0	1.7	0.3	0.4	0.7	0.3
CMOS 1.8 V	1.35	1.2	0.15	0.45	0.63	0.18
TTL 3.3 V	2.4	2	0.4	0.4	0.8	0.4
CMOS 3.3 V	3.1	2	1.1	0.2	0.8	0.6

下述部分介绍了将赛普拉斯异步 SRAM 器件连接至外部处理器时会遇到的 V_{OH} 兼容性问题。

赛普拉斯异步 SRAM V_{OH} 的规范值与实际测量比较状况

赛普拉斯新版本异步 SRAM 器件采用了符合高速、低功耗等标准的 90 nm 加工技术进行生产。这些器件提供了 1.8 V、3.3 V 和 5 V 电压范围选项，并且与旧版本（采用 250 nm 和 350 nm 加工技术）器件的引脚相兼容。

图 2 显示的是不同版本异步 SRAM 器件在实际 V_{OH} 电平方面的区别。所有电平值均符合行业标准中晶体管-晶体管逻辑 (TTL) V_{OH} 规范 (2.4 V)，不过旧版本器件具有更高的电压幅度，因此这些器件可以在 4 V 至 5 V 的范围内驱动输出，测量到的 V_{OH} 会超过 4 V。与此相反，赛普拉斯新版本 SRAM 的输出会使其电压幅度范围降低为 ~3 V 至 3.3 V。有些 5 V 传统处理器需要 3.5 V 的 CMOS（互补金属氧

化物半导体) V_{IH} 电平，而其他处理器则需要 2.0 V 的 TTL V_{IH} 电平。根据连接至 SRAM 的处理器器的 V_{IH} 规范要求为应用选择需要的赛普拉斯 SRAM。在选择赛普拉斯 SRAM 时，即使这些器件是引脚相兼容的，也建议您检查处理器的 V_{IH} 规范。

表 2 显示的是赛普拉斯异步 SRAM 器件和外部处理器的驱动器和接收器配置。除非使用赛普拉斯新版本的 SRAM 驱动传统处理器时，在所有配置中 NM_H 和 NM_L 的值都是正数，如图 2 所示。

因为旧版本 SRAM 器件的 V_{OH} 电压摆幅更大，它们适用于采用了传统处理器的应用，这些处理器要求 CMOS V_{IH} 的大小为 3.5 V。如果该处理器要求 TTL V_{IH} 的大小为 2 V，那么赛普拉斯的新版本 90 nm SRAM 器件便符合要求。

注意：只有 SRAM 处于驱动器模式时，90 nm SRAM 器件才与 5 V CMOS 控制器互不兼容。如果 SRAM 处于接收器模式，便不会出现任何问题。

图 2. TTL 和 I/O 传统标准的电压电平





表 2. 四个接口组合的 NM_H 和 NM_L 规范（逻辑电平电压的单位为伏特）^[1]

序号	驱动器操作			接收器操作			NM_H	NM_L	兼容性
	驱动器	$V_{OH(MIN)}$	$V_{OL(MAX)}$	接收器	$V_{IH(MIN)}$	$V_{IL(MAX)}$			
1	旧版本异步 SRAM (250-350 nm TTL 可兼容)	4.0 (测量得到的值)	0.4	当前版本中的处理器 (TTL 可兼容)	2.0	0.8	2.0	0.4	✓
				传统处理器 (5 V CMOS 可兼容)	3.5	1.5	0.5	1.1	✓
2	新版本异步 SRAM (90 nm TTL 可兼容)	3.0 (测量得到的值)	0.4	当前版本中的处理器 (TTL 可兼容)	2.0	0.8	1.0	0.4	✓
				传统处理器 (5 V CMOS 可兼容)	3.5	1.5	-0.5 ^[2]	1.1	✗
3	传统处理器 (5 V CMOS 可兼容)	4.4	0.5	新版本异步 SRAM (90 nm TTL 可兼容)	2.0 ^[3]	0.8	2.4	0.3	✓
				旧版本异步 SRAM (250-350 nm TTL 可兼容)					✓
4	当前版本的处理器 (TTL 可兼容)	2.4	0.4	新版本异步 SRAM (90 nm TTL 可兼容)	2.0 ^[3]	0.8	0.4	0.3	✓
				旧版本异步 SRAM (250-350 nm TTL 可兼容)					✓

 图 3. TTL 和 5 V CMOS 传统产品的 V_{OH} 和 V_{IH} 电平（SRAM 作为驱动器进行操作）


¹ 赛普拉斯旧版本异步 SRAM 器件的实际 V_{OH} 范围为 4 V 至 5 V；对于新版本的异步 SRAM 器件，该范围为 3 V 至 3.3 V。具体情况，请参考图 2。该表中所使用的异步 SRAM 器件的所有 V_{OH} 值都是实际测量获得，其他参数均为数据手册中指定的值。

² 噪声容限是负数，表示操作模式不兼容。

³ 在接收器模式下，赛普拉斯的异步 SRAM 器件可处理高达 5.5 V 的输入。

向系统设计人员的建议

当选择传统系统的器件时，务必查看数据手册中的参数，如 V_{IH} 、 V_{IL} 、 V_{OH} 和 V_{OL} 。如果选择了赛普拉斯的异步 SRAM 器件，请参考以下建议。

- 对于支持 TTL I/O 标准的处理器，使用的是赛普拉斯的 90 nm 异步 SRAM。
- 对于支持 5 V CMOS I/O 标准的处理器，则使用赛普拉斯的旧版本异步 SRAM。

如果没有发生任何有关兼容性的问题，则赛普拉斯支持用户从旧版本的 SRAM 器件移植到新版本的 90 nm SRAM 器件。但赛普拉斯将继续为使用传统系统的客户提供并支持旧版本产品。

下表列出了 90 nm 技术器件和旧技术的同等器件的编号。请查看 [产品页面](#) 以便详细了解当前的有效器件。如果您没有找到您应用的同等器件，请联系 [赛普拉斯支持](#)。

表 3. 90 nm 技术器件和旧技术的同等器件的编号

容量	存储器组织	90 nm 技术器件	采用旧技术 (250 nm、350 nm 和其他旧技术) 的器件
快速异步 SRAM			
256 Kb	32 Kb × 8	CY7C199D	CY7C199CN
512 Kb	32 Kb × 16	CY7C1020D	-
1 Mb	64 Kb × 16	CY7C1021D	CY7C1021BN
1 Mb	256 Kb × 4	CY7C106D	CY7C106BN
1 Mb	256 Kb × 4	CY7C1006D	-
1 Mb	128 Kb × 8	CY7C109D	-
1 Mb	128 Kb × 8	CY7C1009D	-
1 Mb	128 Kb × 8	CY7C1019D	-
1 Mb	1 Mb × 1	CY7C107D	-
1 Mb	1 Mb × 1	CY7C1007D	-
4 Mb	1 Mb × 4	CY7C1046D	-
4 Mb	256 Kb × 16	CY7C1041D	CY7C1041BN
4 Mb	512 Kb × 8	CY7C1049D	CY7C1049BN
低功耗异步 SRAM			
1 Mb	64 Kb × 16	CY62126ESL	-
1 Mb	128 Kb × 8	CY62128E	CY62128BN
2 Mb	128 Kb × 16	CY62136ESL	-
2 Mb	256 Kb × 8	CY62138F	-
4 Mb	256 Kb × 16	CY62146E	-
4 Mb	512 Kb × 8	CY62148E, CY62148ESL	-
8 Mb	512 Kb × 16	CY62157E, CY62157ESL	-
8 Mb	1 Mb × 8	CY62158E	-
16 Mb	1 Mb × 16	CY62167E	-

文档修订记录

文档标题: AN6081 — 在传统系统中使用赛普拉斯 90 nm 异步 SRAM

文档编号: 001-95803

版本	ECN	变更者	提交日期	变更描述
**	4670733	YLIU	02/25/2015	本文档版本号为 Rev**, 译自英文版 001-16634 Rev*F。
*A	5124118	YLIU	01/28/2016	本文档版本号为 Rev*A, 译自英文版 001-16634 Rev*G。

全球销售和设计支持

赛普拉斯公司拥有一个由办事处、解决方案中心、厂商代表和经销商组成的全球性网络。要想查找离您最近的办事处，请访问[赛普拉斯办公所在地](#)。

产品

汽车级产品	cypress.com/go/automotive
时钟与缓冲区	cypress.com/go/clocks
接口	cypress.com/go/interface
照明与电源控制	cypress.com/go/powerpsoc
存储器	cypress.com/go/memory
PSoC	cypress.com/go/psoc
触摸感应	cypress.com/go/touch
USB 控制器	cypress.com/go/usb
无线/射频	cypress.com/go/wireless

PSoC®解决方案

psoc.cypress.com/solutions
PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP

赛普拉斯开发者社区

[社区](#) | [论坛](#) | [博客](#) | [视频](#) | [培训](#)

技术支持

cypress.com/go/support

PSoC 是赛普拉斯半导体公司的注册商标，且 PSoC Creator 是赛普拉斯半导体公司的商标。此处引用的所有其他商标或注册商标归其各自所有者所有。



赛普拉斯半导体公司 电话 : 408-943-2600
198 Champion Court 传真 : 408-943-4730
San Jose, CA 95134-1709 网址 : www.cypress.com

©赛普拉斯半导体公司，2007-2016。此处所包含的信息可能会随时更改，恕不另行通知。除赛普拉斯产品内嵌的电路外，赛普拉斯半导体公司不对任何其他电路的使用承担任何责任。也不会根据专利权或其他权利以明示或暗示方式授予任何许可。除非与赛普拉斯签订明确的书面协议，否则赛普拉斯不保证产品能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外，对于可能发生运转异常和故障并对客户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统中，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。

该源代码（软件和/或固件）均归赛普拉斯半导体公司（赛普拉斯）所有，并受全球专利法规（美国和美国以外的专利法规）、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许可者授予适用于个人的、非独占性、不可转让的许可，用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品，并且其目的只能是创建自定义软件和/或固件，以支持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定的用途外，未经赛普拉斯明确的书面许可，不得对此类源代码进行任何复制、修改、转换、编译或演示。

免责声明：赛普拉斯不针对此材料提供任何类型的明示或暗示保证，包括（但不限于）针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不做出通知的情况下对此处所述材料进行更改的权利。赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。对于发生故障（包括运转异常）或失效可能会对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品使用于生命支持系统中，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。

产品使用可能受赛普拉斯软件许可协议的限制。