

コードとデータ メモリ アプリケーションのワンチップ ソリューションとしての F-RAM™

著者: Harsha Medu
関連プロジェクト: なし
関連製品ファミリ: なし
ソフトウェア バージョン: なし

AN101 は、コードとデータに関するメモリ要件およびそれらを単一の F-RAM デバイスに統合する際の設計上の注意事項を提供します。

概要

一般的には、メモリ技術の用途は実行コードとデータ タスクに分けられています。実行コードは、メモリが不揮発性で、いかなる状況でもコードを保持することを必要とします。データ タスクは、読み書き動作のメモリ アクセスが高速で、簡単かつ無制限であることを必要とします。データ タスク向けのメモリは、アプリケーションによって揮発性または不揮発性のどちらかを使用します。今までは、実行コード向けのメモリには ROM ベース技術が、データ タスク向けのメモリには RAM ベース技術が選択されてきました。F-RAM はサイプレス製の不揮発性 RAM 製品のひとつであり、単一のメモリに実行コードとデータを組み合わせる独自の特長を提供します。

本アプリケーション ノートは、コードとデータ メモリ要件を、「それぞれ個別に考慮する場合」と「両方が単一システム メモリ ソリューションに組み合わせられる場合」で比較します。本書はまた、コードとデータが組み合わせられたメモリ アプリケーションで F-RAM のコード部分を誤った上書きから保護するための設計対策を提案します。

コード保存用のメモリ要件

- 不揮発性
- 適切な容量
- 読み出しアクセス時間
- 不注意による書き込みを防ぐ能力
- コードの一部やセクションをフィールド プログラム可能
- 読み出しアクセスと同時にプログラム可能

コード保存の基本的な要件は、メモリが不揮発性であり、その状態をいかなる場合でも保持することです。コード メモリは読み出し専用で、実行時の更新とは関係ありません。

コードを保存するのに必要なメモリ空間はアプリケーションで設定されます。通常、将来あり得るシステム変更のために 20%~30%の追加メモリ空間が含まれています。

コード実行時間はメモリの読み出しアクセス時間で決まります。アクセス時間が短いほど、コントローラーのオーバーヘッドへの影響が少なくなります。

コード メモリは読み出し専用です。アプリケーションの誤動作を引き起こすことがあるため、不注意によるいかなる書き込みも防止する必要があります。稀にコード メモリが書き込まれる場合があります。その一例は、新しい機能の導入またはファームウェア バグ修正用の定期的更新です。コード メモリの出荷後の再プログラム能力は重要な利点と機能です。通常、再プログラミングはコードの一部やセクションのみに影響を与え、コード全体を再インストールしないものが推奨されます。再プログラムにおいて、書き込みアクセス タイミングはどのくらい速くデバイスを再プログラムできるかを決定する要因の一つとなります。

コード メモリには、計画されたフィールド プログラム実行を担当する消去/プログラム コードが含まれることがあります。フィールド プログラミングの間、この消去/プログラム コードを別のメモリ (RAM など) にコピーしてそこから実行するような煩雑さを不用にするために、メモリ バイトまたはメモリの一部へ書き込みと読み出しアクセスを並行して行うことが重要です。

NAND フラッシュは一般的に使用されているコード メモリ ソリューションですが、コード メモリがかなり小さく、書き込みと読み出しアクセス時間が対称であることを必要としたアプリケーション (データ ロギング、環境発電、寿命の長いバッテリー動作など) では、F-RAM はより適切な選択となります。

データ保存用のメモリ要件

- 速い書き込みアクセス
- 多数の書き込みが可能
- シンプルな書き込みプロトコル (プロトコルなしが望ましい)

- バイト アドレス指定可能な書き込み
- 不揮発性 (一部のアプリケーション)
- 揮発性および不揮発性のニーズを満たす能力

データの要件は多くの側面でコードの要件と異なります。データ保存は全く異なるタスクであり、柔軟性および容易な書き込みアクセスを必要とします。データ保存アプリケーションは、一般に速い読み出し／書き込みアクセスを必要とし、データ タイプやアプリケーションによって不揮発性または揮発性のどちらかが選択されます。

異なるアプリケーション ニーズのため、データ メモリでは多数の書き込みが発生する傾向があります。定期的な書き込みもあり、イベントの発生時の書き込みもあります。データを迅速に保存するには速い書き込みアクセスが望ましいです。そのため、データ メモリには制限のない書き込みおよび速いアクセスが必要です。また、多数のトランザクションが行われるため容易でシンプルなアクセスが必要です。

バイト書き込み可能メモリはデータ メモリのもう一つの重要な側面です。データには何度も更新される一つの変数が含まれることがあるため、その他の内容へ影響を与えないバイト書き込み可能アクセスが推奨されます。

電源切断後に再投入しても設定が保存されるように、データが不揮発性であることを必要とするアプリケーションがあります。これにより、ユーザーは設定を柔軟に変更して、容易に保存することができます。

揮発性のアプリケーションでは、RAM 技術が標準的なデータストレージ デバイスです。不揮発性のアプリケーションでは、データ保存が主流メモリ技術の課題となっています。フラッシュメモリなど ROM ベース技術は、書き込みに対する柔軟性がないため貧弱なデータ メモリしか造ることができず、静的配置により適しています。EEPROM は不揮発性データ メモリのもう一つの選択です。ただし、F-RAM に比べて書き込み時間がはるかに長く (ナノ秒レンジに対するミリ秒レンジ)、寿命に至るまで行える書き込みサイクルが少ないです。

F-RAM は不揮発性データ保存用に最適化されています。F-RAM の書き込みは読み出しと同じ速度で行われます。このメモリは不揮発性であり、非常に高いアクセス サイクル数 (>10¹⁴) を提供しています。メモリはバイト アドレス指定が可能で、またメモリに書き込むための特殊なアルゴリズムやプロトコルは不要です。そのため、F-RAM はデータ保存に最も柔軟性の高いソリューションを提供しています。

シングル チップのコードとデータの要件

- 不揮発性で、速い書き込み／読み出しアクセス
- 多数の書き込み
- 不注意によるメモリ ブロックへの書き込みを防ぐ能力
- コードとデータ メモリ サイズを変更する柔軟性

コードとデータを単一のデバイスに組み合わせるとは、ほとんど相互に正対的なサービスを、単一のメモリでコードとデータ両方に提供する事を意味するといえます。

コード メモリには、不揮発性のストレージおよび時折の書き込みをサポートする能力が必要です。コードのアップグレードでは、多数の書き込み動作 (サイクル) が要求されることはありません。書き込み時間は問題にならないことが多いです。むしろいくつかの点で、コード メモリへの書き込みが困難な方が好ましいです。なぜなら予想外の書き込みによって壊滅的な状態になりうるからです。一方、コードを速く実行するには短い読み出しアクセス時間が重要です。


データ メモリには、揮発性と不揮発性ストレージの組み合わせ、または少なくとも無制限の書き込みが可能である不揮発性ストレージを必要とします。相対的に多くの書き込み／読み出し回数が必要で、そのためには書き込み／読み出しアクセス時間が重要な要因となることがあります。また、非常に多くの書き込み回数 (無制限の書き込み回数です) が許容されることを要求します。その一方、コード メモリは書き込みが困難であることを必要とします。シングル チップ ソリューションはこれらの要件をすべて満たすほど十分な柔軟性を持つ必要があります。

データ ロガーなどのアプリケーションでは、データを測定して収集するのに必要なコード サイズは、データを保存するためのメモリ容量に比べて小さいことがあります。個別のコード メモリを使用すると、メモリが最大限に利用されない可能性があります。このような場合は、シングル チップ ソリューションが最適です。このためには、アプリケーションのニーズに応じてコードとデータ用にメモリを自由に分割できるだけの十分な柔軟性を持つ必要があります。

現在、F-RAM 技術はデータ メモリ アプリケーション用に最適化されています。F-RAM は、書き込み性能の側面ではフラッシュやEEPROMより優れており、不揮発性の側面ではRAMより優れています。不揮発性であるため、コードメモリとしても使用できます。シングル チップ メモリにF-RAMを使用する際の主な制約は利用可能なメモリ容量です。現在、パラレルとシリアル (SPI) 両方のフォーマットのサイプレス F-RAM は最大メモリ容量が4Mビットです。必要なコード サイズが小さく、必要なデータ サイズが大きいアプリケーション (特にバッテリー駆動や環境発電など) では、F-RAMはコードとデータのシングル チップソリューションに採用できます。

F-RAM をコード保存に使用する際、システムが実行コードで使用しているメモリ領域に誤って書き込まないように保証することが重要です。F-RAM はシンプルな書き込み保護回路を作成することでこの要件に容易に対応できます。このロジックはコード領域 (必要に応じて、データ領域) への不注意による書き込みを防ぐために使用できます。図 1 に回路例を示します。このロジックはF-RAMまたはその他のRAMソリューション向けにプログラム可能なブロック書き込み保護機能を提供します。セクター書き込みアクセス入りに配線接続することで固定ブロック書き込み保護スキームを提供し、それらをロジックまたはマイクロコントローラーに接続することで、書き込み保護をダイナミックに変更する方法を提供します。

図 1. セクター書き込み保護回路



書き込み保護スキームの使用

図 1 に示した回路は、HC151 などの普通 CMOS マルチプレクサを使用してアドレス依存の書き込みイネーブル信号を生じます。この信号は F-RAM デバイスに直接接続することができます。表 1 に HC151 の真理値表を示します。

表 1. HC151 の真理値表

選択入力			ストロブ: \bar{G}	W
C [An]	B [An-1]	A [An-2]	$[\bar{WEI}]$	$[\bar{WEO}]$
X	X	X	H	H
L	L	L	L	$\bar{D0}$
L	L	H	L	$\bar{D1}$
L	H	L	L	$\bar{D2}$
L	H	H	L	$\bar{D3}$
H	L	L	L	$\bar{D4}$
H	L	H	L	$\bar{D5}$
H	H	L	L	$\bar{D6}$
H	H	H	L	$\bar{D7}$

セクター書き込みアクセス値を 1 に設定すると、そのセクターへの書き込みが許可されます。セクター書き込みアクセス値を 0 に設定すると、そのセクターへの書き込みが防止されます。

マイクロコントローラーからの書き込み入力信号は \bar{WEI} と名付けられ、HC151 マルチプレクサの \bar{G} ストロブに接続されます。

F-RAM に接続された HC151 マルチプレクサからの書き込み出力信号は \bar{WEO} と名付けられます。 \bar{WEI} 信号が HIGH になる時、HC151 からの \bar{WEO} 出力は HIGH のままになります。 \bar{WEI} が LOW になる時、現時点のアドレスおよび対応する書き込みアクセス入力は、F-RAM に接続されている \bar{WEO} が LOW になることが許容されるかどうかを決定します (詳細は、本節の後半で説明します)。

3 本の最上位メモリ アドレス ライン (An, An-1, An-2) が HC151 に接続されていることを前提として、メモリ空間は 8 つのセクターに等分されます。各々のセクターに対して、HC151 の Dn 入力はそのセクターが書き込みから保護されるかを決定します。受信アドレスは 3 本の MSB アドレス ラインに対応した 8 つのセクターから 1 つを選択します。対応する Dn 入力が高の場合、 \bar{WEI} が LOW であれば、HC151 からの \bar{WEO} は LOW になります。したがって、これらのセクターへの書き込みは可能になります。選択された Dn が LOW の場合、 \bar{WEI} 入力の状態にかかわらず、 \bar{WEO} 出力はそのセクター内の全てのアドレスにわたって HIGH に維持されます。

このシンプルな回路により、システムは F-RAM を含む全ての RAM メモリにプログラマブルなブロック書き込み保護を追加することができます。一つのオプションとしては、コードとデータの位置に基づいて書き込みアクセスを固定値に配線で設定します。これにより、不注意による書き込みが防止されますが、回路基板を変更せずにコードのフィールド アップグレードを行うことができません。固定設定と少し異なるオプションはジャンパの使用です。このオプションでは変更が可能になりますが、依然としてユーザーの介入が必要です。より柔軟なもう一つのオプションは、書き込みアクセス設定をマイクロコントローラーに接続することです (ロジックを介して行うことがあります)。これらの入力のパワーオン リセット状態が LOW に設定された場

合、デフォルト状態はデバイス全体の書き込み保護となります。ソフトウェアの制御下でシステムは、特定のセクターへ限られたフルタイム書き込みアクセスを提供する、または全てのセクターへのアクセスを動的に許可および防止するように、これらの設定を変更できます。このスキームは重要なデータ領域とコードの書き込み保護を可能にします。

シリアル F-RAM における書き込み保護

シリアル F-RAM はコードとデータ メモリとしても使用できます。ほとんどの SPI F-RAM はブロック保護機能を備えています。この機能により、コード メモリは書き込みから保護されます。保護された領域はメモリの上位 1/4 の部分、上位 1/2 の部分またはメモリ全体です。ブロック保護ビット (BP1 と BP0) はステータス レジスタで定義されています。表 2 でブロック保護の詳細を提供します。

表 2. ブロック メモリの書き込み保護

BP1	BP0	保護された領域
0	0	なし
0	1	メモリの上位 1/4 の部分
1	0	メモリの上位 1/2 の部分
1	1	メモリ全体

シリアル F-RAM はまた、不注意による書き込みに対する保護を追加するためにハードウェア書き込み保護ピンを定義しています。

まとめ

AN101 はコード、データおよび両方のメモリ要件を説明します。フラッシュや EEPROM など従来のソリューションを F-RAM と比較し、メリットとデメリットを説明します。本書は、コードとデータを単一の F-RAM デバイスに組み合わせる際の設計に関する注意事項を提供します。F-RAM は書き込み保護回路および速いメモリ アクセスを使用したシンプルなシステムを持っており、コードとデータに対する優れたシングル チップ ソリューションとはっきりと言えます。

改訂履歴

文書名: コードとデータ メモリ アプリケーションのワンチップ ソリューションとしての F-RAM™ – AN101

文書番号: 001-96574

版	ECN	変更者	発行日	変更内容
**	4698659	HZEN	03/24/2015	これは英語版 001-87060 Rev.*A を翻訳した日本語版 001-96574 Rev. **です。

ワールドワイドな販売と設計サポート

サイプレスは、事業所、ソリューション センター、メーカー代理店および販売代理店の世界的なネットワークを保持しています。お客様の最寄りのオフィスについては、[サイプレスのロケーション ページ](#)をご覧ください。

製品

車載用	cypress.com/go/automotive
クロック & バッファ	cypress.com/go/clocks
インターフェース	cypress.com/go/interface
照明 & 電源管理	cypress.com/go/powerpsoc cypress.com/go/plc
メモリ	cypress.com/go/memory
PSoC	cypress.com/go/psoc
タッチ センシング	cypress.com/go/touch
USB コントローラー	cypress.com/go/usb
ワイヤレス/RF	cypress.com/go/wireless

PSoC®ソリューション

psoc.cypress.com/solutions
PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP

サイプレス開発者コミュニティ

[コミュニティ](#) | [フォーラム](#) | [ブログ](#) | [ビデオ](#) | [トレーニング](#)

テクニカル サポート

cypress.com/go/support

本書で言及するすべての商標または登録商標は、各社の所有物です。



Cypress Semiconductor Phone : 408-943-2600
198 Champion Court Fax : 408-943-4730
San Jose, CA 95134-1709 Website : www.cypress.com

© Cypress Semiconductor Corporation, 2013 - 2015. 本文書に記載される情報は予告なく変更される場合があります。Cypress Semiconductor Corporation (サイプレス セミコンダクタ社) は、サイプレス製品に組み込まれた回路以外のいかなる回路を使用することに対して一切の責任を負いません。サイプレス セミコンダクタ社は、特許またはその他の権利に基づくライセンスを譲渡することも、または含意することはありません。サイプレス製品は、サイプレスとの書面による合意に基づくものでない限り、医療、生命維持、救命、重要な管理、または安全の用途のために使用することを保証するものではなく、また使用することを意図したものではありません。さらにサイプレスは、誤動作や故障によって使用者に重大な傷害をもたらすことが合理的に予想される生命維持システムの重要なコンポーネントとしてサイプレス製品を使用することを許可していません。生命維持システムの用途にサイプレス製品を供することは、製造者がそのような使用におけるあらゆるリスクを負うことを意味し、その結果サイプレスはあらゆる責任を免除されることを意味します。

このソースコード (ソフトウェアおよび/またはファームウェア) はサイプレス セミコンダクタ社 (以下「サイプレス」) が所有し、全世界の特許権保護 (米国およびその他の国)、米国の著作権法ならびに国際協定の条項により保護され、かつそれらに従います。サイプレスが本書面によりライセンスに付与するライセンスは、個人的、非独占的かつ譲渡不能のライセンスであり、適用される契約で指定されたサイプレスの集積回路と併用されるライセンスの製品のみをサポートするカスタム ソフトウェアおよび/またはカスタム ファームウェアを作成する目的に限って、サイプレスのソース コードの派生著作物をコピー、使用、変更そして作成するためのライセンス、ならびにサイプレスのソース コードおよび派生著作物をコンパイルするためのライセンスです。上記で指定された場合を除き、サイプレスの書面による明示的な許可なくして本ソース コードを複製、変更、変換、コンパイル、または表示することはすべて禁止します。

免責条項: サイプレスは、明示的または黙示的を問わず、本資料に関するいかなる種類の保証も行いません。これには、商品性または特定目的への適合性の黙示的な保証が含まれますが、これに限定されません。サイプレスは、本文書に記載される資料に対して今後予告なく変更を加える権利を留保します。サイプレスは、本文書に記載されるいかなる製品または回路を適用または使用したことによって生ずるいかなる責任も負いません。サイプレスは、誤動作や故障によって使用者に重大な傷害をもたらすことが合理的に予想される生命維持システムの重要なコンポーネントとしてサイプレス製品を使用することを許可していません。生命維持システムの用途にサイプレス製品を供することは、製造者がそのような使用におけるあらゆるリスクを負うことを意味し、その結果サイプレスはあらゆる責任を免除されることを意味します。

ソフトウェアの使用は、適用されるサイプレス ソフトウェア ライセンス契約によって制限され、かつ制約される場合があります。