


# 短时脉冲滤波器

## 2.0

## 特性

- 消除数字输入线路中不需要的“短时脉冲”
- 可编程的滤波长度和旁路选项



## 概述

短时脉冲过滤是一个用于清除通常是高低电平的数字输入信号中不需要的脉冲的过程。短时脉冲频繁出现在携带来自如 RF 接收器的信号的线路上。电气干扰或者甚至在某些情况下机械干扰可以触发此接收器中出现不需要的短时脉冲脉冲。

此设计仅在当前一批的 N 个采样和上一批的 N 个采样为 '1' 时才输出 '1'，且仅在当前一批的 N 个采样和上一批的 N 个采样为 '0' 时才输出 '0'。否则，输出将保留其当前的值。

有关短时脉冲过滤的更多详细信息，请参见应用笔记 AN60024。

## 何时使用短时脉冲滤波器

短时脉冲滤波器组件可与任何数字输入配合使用；它通常与连接至输入引脚的线路上的噪音干扰相关联。因为它可以处理很多由固件处理的工作，因此当基于固件的短时脉冲滤波器解决方案不可行时，可以使用此组件。

## 输入/输出连接

本节介绍短时脉冲滤波器组件的输入和输出连接。

### d - 输入

被采样的输入。此输入通常连接至输入引脚组件。

### 复位 — 输入

同步复位，至少需要一个时钟上升沿。复位输入可以不连接外部信号，至于悬空状态。如果复位线路无任何连接，则组件将为其分配常数逻辑 0。

## 时钟 — 输入


用于对 'd' 输入进行采样的时钟。其频率取决于通过滤波器的预期短脉冲脉冲宽度和延迟。

## q — 输出

当当前一批的 N 个采样和上一批的 N 个采样为逻辑 '1' 时，此输出设置为逻辑 '1'；当当前一批的 N 个采样和上一批的 N 个采样为 '0' 时，此输出设置为 '0'。否则，输出将保留其当前的值。

## 组件参数

将一个短脉冲滤波器组件拖放到您的设计上，并双击以打开 **Configure**（配置）对话框。



### Signal Width（信号宽度）

此参数配置将被过滤的信号宽度。此值可以设置为 1 到 24。默认设置为 **1 bit**（1 位）。

### Glitch Length（短脉冲长度）

确定在传送至输出之前为了保证输入稳定而需要的采样的数量。此值的范围为 1 到 256 个时钟周期。默认设置为 **3**。

### Bypass Filter（旁路滤波器）

指定将被立即传送至输出的逻辑电平。**Bypass Filter**（旁路滤波器）**Logic zero**（逻辑零）选项使得短脉冲滤波器输出在下一个时钟周期为逻辑 '0'，'d' 输入处于逻辑 '0'。同样，还有 **Bypass Filter**（旁路滤波器）**Logic one**（逻辑零）的选项。默认设置为 **None**（无）。

## 时钟选择

此组件中没有内部时钟。您必须附加时钟源。此组件根据连接到组件的单时钟进行操作。

## 固件源代码示例

PSoC Creator 在“查找示例项目”对话框中提供了很多包括原理图和代码示例的示例项目。要获取组件特定的示例，请打开组件目录中的对话框或原理图中的组件实例。要获取通用的示例，请打开 **Start Page**（开始页）或 **File**（文件）菜单中的对话框。根据需要，使用对话框中的 **Filter Options**（筛选选项）可缩小可选项目的列表。


有关更多信息，请参见 PSoC Creator 帮助中的“Find Example Project（查找示例项目）”主题。

## 功能描述

短时脉冲组件仅在当前一批的  $N$  个采样和上一批的  $N$  个采样为‘1’时才输出‘1’，且仅在当前一批的  $N$  个采样和上一批的  $N$  个采样为‘0’时才输出‘0’。否则，输出将保留其当前的值。图 1 显示了  $N = 2$  次采样的典型短时脉冲滤波操作。 $N$  个连续采样之间的时间必须大于可过滤的最大脉冲宽度 ( $t_{PW}$ )。

注意，响应时间 ( $t_{RESP}$ ) 或滤波器延迟介于  $N$  到  $N + 1$  个采样周期之间 ( $t_s$ )。

图 1. 时序图



有关短时脉冲过滤的更多详细信息，请参见应用笔记 AN60024。


## 框图和配置

短时脉冲滤波器组件的实现取决于可编程的滤波长度参数。如果此参数值  $\leq 8$ ，此实现使用一个或多个 UDB 的 PLD 部分。如果滤波长度在 9 到 256 个采样之间，将在 UDB 阵列上的数据路径组件上实现此组件。图 2 显示了此实现。




图 2. 框图

短时脉冲长度  $\leq 8$



$8 <$  短时脉冲长度  $\leq 256$



## 资源

短时脉冲滤波器组件放置在整個 UDB 阵列中。该组件利用以下资源。

配置	资源类型					
	数据路径单元	宏单元	状态单元	控制单元	DMA 通道	中断
短时脉冲长度 $\leq 8$	—	$N * (L + 1)$ <small>[1]</small>	—	—	—	—
$8 <$ 短时脉冲长度 $\leq 256$	否	否	—	—	—	—

1. N – 信号宽度；L – 滤波长度。

## 直流和交流电气特性

除非另有说明，否则这些规范的适用条件是  $-40\text{ }^{\circ}\text{C} \leq T_A \leq 85\text{ }^{\circ}\text{C}$  且  $T_J \leq 100\text{ }^{\circ}\text{C}$ 。除非另有说明，否则这些规范的适用范围为 1.71 V 到 5.5 V。

### 交流特性

参数	说明	最小值	典型值	最大值	单位
f <sub>CLOCK</sub>	组件时钟频率				
	短时脉冲长度 ≤ 8	–	–	67	MHz
	8 < 短时脉冲长度 ≤ 256	–	–	40	MHz

## 组件更改

本节介绍组件与以前版本相比的主要更改。

版本	更改说明	更改/影响原因
2.0.a	已在“功能说明”章节中添加时序图	组件操作的说明。
2.0	完全重新设计。短时脉冲滤波器 v2.0 完全不向后兼容之前的版本。	进行了更新，以兼容 PSoC Creator v2.1 从而作为标准的库组件被纳入。 添加了‘Signal width’（信号宽度）、‘Glitch Length’（短时脉冲长度）和 ‘Bypass Filter’（旁路滤波器）参数以允许配置此组件。
1.30	进行了更新，以兼容 PSoC Creator v2.0，从而被用作为概念组件纳入 PSoC Creator 中。	
1.2	进行了更新，以兼容 PSoC Creator v1.0。	
1.1	进行了更新，以兼容 PSoC Creator beta5。更新了基本介绍格式。	
1.0	初始设计。	

© 赛普拉斯半导体公司，2013。此处所包含的信息可能会随时更改，恕不另行通知。除赛普拉斯产品的内嵌电路之外，赛普拉斯半导体公司不对任何其他电路的使用承担任何责任。也不根据专利或其他权利以明示或暗示的方式授予任何许可。除非与赛普拉斯签订明确的书面协议，否则赛普拉斯产品不保证能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外，对于可能发生运转异常和故障并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统中，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。

PSoC® 是赛普拉斯半导体公司的注册商标，PSoC Creator™ 和 Programmable System-on-Chip™ 是赛普拉斯半导体公司的商标。此处引用的所有其他商标或注册商标归其各自所有者所有。

所有源代码（软件和/或固件）均归赛普拉斯半导体公司（赛普拉斯）所有，并受全球专利法规（美国和美国以外的专利法规）、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许可者授予适用于个人的、非独占性、不可转让的许可，用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品，并且其目的只能是创建自定义软件和/或固件，以支持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定的用途之外，未经赛普拉斯的明确书面许可，不得对此类源代码进行任何复制、修改、转换、编译或演示。

免责声明：赛普拉斯不针对此材料提供任何类型的明示或暗示保证，包括（但不限于）针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不做通知的情况下对此处所述材料进行更改的权利。赛普拉斯不针对此处所述之任何产品或电路的应用或使用承担任何责任。对于可能发生运转异常和故障并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统中，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。

产品使用可能受适用的赛普拉斯软件许可协议限制。

