Introduction
RH QDR®II+ Memory Controller contains the logic necessary to read from and write to RH QDRII+ SRAM memory. Its primary function involves synchronizing the Single Data Rate SDR (System Logic) and the Double Data Rate DDR (RH QDRII+ memory) data domains.
这些文档仅供参考。赛普拉斯、赛普拉斯管理层、雇员及分销商对翻译错误不承担任何责任。当您在设计开发过程中使用这些文档时，我们强烈建议您参照英文版本。
これらの文献はあくまでもご参考のためのみに日本語翻訳されています。誤訳によるトラブルが発生した場合、Cypress Semiconductor Corp. 全ての子会社、関連会社、役員、従業員、販売代理店は一切の責任を負いかねます。 最新の英語版オリジナル文献を必ずご参照いただくことをお勧め致します。