User Module Datasheet: Shadow Registers Datasheet ShadowRegs V 1.1 (CY8C20x34/36, CY8C21x12, CY8C29/27/24/22/21xxx, CY8C20336AN/436AN/636AN, CY8C20xx6AS, CY8C20XX6L, CY8C20x46/96, CY8C20045/55, CY7C64215/343, CY7C60413, CY7C603xx, CY8CLED02/04/08/16, CY8CLED0xD/G, CY8CTST110/120/200, CY8CTMG110/120, CY8CTMG2xx, CY8CTMA120/30xx, CY8C28x45, CY8CPLC20, CY8CLED16P01, CYONS2010/11, CYONSFN2051/53/61, CYONSFN2151/61/62, CYONSFN2010-BFXC, CYONSCN2024-BFXC, CYONSCN2028-BFXC, CYONSCN2020-BFXC)
Last Updated: 10/23/2012
|
|
|
Version: 1.1
|
Features and Overview
-
Provides a global shadow register for a selected port data register
-
Generates a set of macros for port pin manipulation
-
Prevents corruption of GPIO pin settings during CPU control of GPIO
-
Cooperates with other user modules that allocate shadow registers.
The ShadowRegs user module creates a RAM variable (the shadow register) that caches values written to a port data register (PRTxDR). Using a shadow register enables CPU control of an individual GPIO output pin without the risk of corrupting the settings of other GPIO pins sharing the same port.
|
这些文档仅供参考。赛普拉斯、赛普拉斯管理层、雇员及分销商对翻译错误不承担任何责任。当您在设计开发过程中使用这些文档时，我们强烈建议您参照英文版本。
これらの文献はあくまでもご参考のためのみに日本語翻訳されています。誤訳によるトラブルが発生した場合、Cypress Semiconductor Corp. 全ての子会社、関連会社、役員、従業員、販売代理店は一切の責任を負いかねます。
最新の英語版オリジナル文献を必ずご参照いただくことをお勧め致します。
Spec No: 001-16962;
Sunset Owner: VED;
Secondary Owner: SNV;
Sunset Date: 10/18/11
|
|